AMD 扩大台积电 2nm 工艺 CPU 量产规模

AMD 宣布了一项重大里程碑：其下一代数据中心处理器系列现已在台积电（TSMC）全新的 2nm 工艺技术上投入量产。

AMD 代号为“Venice”（威尼斯）的新款 EPYC 数据中心 CPU 正在台积电位于台湾的晶圆厂中扩大生产规模。未来，该公司还计划在台积电位于亚利桑那州的晶圆厂中推进量产。

“Venice”是行业内首款在台积电 2nm 技术上实现量产的高性能计算（HPC）产品。随着 AMD 在服务器处理器市场继续保持强劲势头，“Venice”的量产反映出客户对驱动云端、企业及人工智能（AI）部署的处理器需求正日益增长。

此外，AMD 还计划在台积电的 2nm 工艺上量产另一款代号为“Verano”的数据中心处理器。

台积电于去年年底推出了其 2nm 工艺。该技术代表了台积电首款采用全环绕栅极（GAA）晶体管技术的工艺。预计苹果（Apple）、AMD 等公司将推出基于台积电 2nm 工艺的芯片。

AMD 董事长兼首席执行官苏姿丰（Lisa Su）表示：“在台积电 2nm 工艺技术上量产‘Venice’，是加速下一代 AI 基础设施建设迈出的重要一步。随着 AI 和智能体（Agentic）工作负载的快速扩展，客户需要能够更快从创新走向生产的平台。我们与台积电的深度合作，正帮助 AMD 以应对当前时代所需的速度和规模，将领先的计算技术推向市场。”

封装领域的合作交易

此外，AMD 还宣布在台湾的封装与制造生态系统中投资超过 100 亿美元。以下是 AMD 投资的具体去向：

• 高架扇出桥接（EFB）生态系统开发： AMD 正在与台湾的日月光（ASE）、矽品（SPIL）以及其他行业伙伴合作，开发并验证下一代 2.5D 桥接互连技术。根据 Cadence 在一篇博客中的介绍，EFB 是一种桥接芯片（Bridge Die），它允许封装内相邻的芯片进行互连。EFB 架构能够提高互连带宽并提升能源效率。
• 与力成科技（PTI）合作的面板级封装： AMD 与台湾力成科技达成了一项重大里程碑，成功验证了基于面板的 2.5D EFB 互连技术。

同时，AMD 及其生态系统合作伙伴正准备在 2026 年下半年部署其 Helios 机架级平台。包括新美亚（Sanmina）、纬颖（Wiwynn）、纬创（Wistron）和英业达（Inventec）在内的领先原始设计制造商（ODM）合作伙伴，正协助构建基于 AMD Helios 的系统，该系统由 AMD Instinct MI450X GPU 和 EPYC CPU 提供动力支持。