AMD 斥资逾百亿美元深化台湾供应链合作

AMD首席执行官苏姿丰（Lisa Su）于 2026年5月20日搭乘私人飞机抵达台湾。她此次的行程与 2025年4月的访台安排大致相同，包括拜访台积电、举办技术论坛、与台湾供应链伙伴共进晚餐，以及出席一场时长约一小时的高峰论坛。不过这一次，AMD 罕见地宣布了一项重大决定：将在台湾产业生态系统中投资超过 100 亿美元，以加速 AI 基础设施的建设。

AMD 表示，最新的合作进展涵盖了以台积电（TSMC）、日月光（ASE）、力成（Powertech）及多家载板厂为首的台湾 AI 供应链。同时，AMD 还宣布其采用台积电 2 纳米（2nm）工艺的 Venice（威尼斯）系列 EPYC（霄龙）处理器已正式进入量产阶段。

此外，AMD 重点强调了“提升型扇出桥接（Elevated Fanout Bridge, 简称 EFB）”生态系统的发展，并表示正与日月光、矽品（SPIL）等公司合作，共同开发和验证下一代基于晶圆的 2.5D 桥接互连技术。此举被业界视为在台积电 CoWoS 之外，积极扶持另一种先进封装替代路线的举措。

据报道，苏姿丰很早就精心规划了这次台湾之行。在抵台前，她还在上海亲自主持了“AMD AI DevDay 2026（2026超微AI开发者日）”。在 5月22日于天下经济论坛（CommonWealth Economic Forum）发表演讲之前，她已于前一天与台湾的供应链伙伴及客户进行了技术交流并共进晚餐。

此次受邀的名单涵盖了半导体、AI 服务器、PC、板卡及内存等上下游数十家重量级企业，包括日月光、南电、纬创、华硕、技嘉、华擎、祥硕以及群联等。

逾百亿美元投资剑指先进封装

AMD 表示，这笔超过 100 亿美元的投资将注入台湾的产业生态系统，旨在深化战略合作伙伴关系，并为 AI 基础设施扩大先进封装产能。同时，采用台积电 2 纳米工艺的 Venice EPYC 处理器已投入量产，这也再次印证了双方合作的紧密程度。

供应链人士认为，AMD 希望通过此举巩固与台积电、日月光等中国台湾本土合作伙伴的关系。

AMD 官方表示，公司正与台湾及全球的战略伙伴紧密合作，共同推进芯片、封装和制造技术，以提供更高的性能、更出色的能效，并实现更快的 AI 系统部署。新宣布的投资计划充分表明，战略合作正成为推动下一代 AI 基础设施所需芯片、封装和制造创新的核心动力。

在 EFB 生态系统方面，AMD 正与日月光、矽品等公司合作，共同开发和验证下一代基于晶圆的 2.5D 桥接互连技术。

AMD 指出，EFB 架构能够显著提升互连带宽并优化电源效率，从而为 Venice CPU 提供强力支持。此外，AMD 与力成的合作正在验证业界首创的“2.5D 面板级 EFB 互连技术”，该技术支持大规模、高带宽的互连，有助于客户以更好的整体经济效益部署更高效的 AI 系统。

在合作名单中，还包括了载板供应商欣兴、南电、景硕，以及在机柜级与计算托盘设计领域的信骅（AIC）。

供应链人士分析称，AMD 特别提及 EFB 生态系统，暗示了台积电的 CoWoS 产能依然吃紧，且 AMD 获取的份额有限，这促使该公司必须积极寻求 CoWoS 之外的先进封装技术。

AMD 还透露，将与合作伙伴共同利用这些技术，支持在 2026年下半年部署 Helios（太阳神）机柜级平台。包括三美娜（Sanmina）、纬颖、纬创和英业达在内的 ODM 伙伴正在协助构建基于 Helios 的系统。

全球制造版图的多元化布局

与此同时，AMD 强调，随着 AI 应用从传统的训练和推理扩展到更复杂的智能体（Agentic）工作负载，CPU 正在扮演着越来越关键的角色。随着 Venice 正式进入量产，AMD 计划未来也在台积电位于美国亚利桑那州的晶圆厂启动该芯片的量产。

Venice 在台湾的生产以及未来在台积电亚利桑那厂的产能扩张规划，反映出 AMD 正在持续努力强化其在地理分布上更具弹性的先进制造版图。此外，AMD 还计划将台积电的 2 纳米工艺技术延伸到其数据中心 CPU 路线图中的 Verano（维拉诺）系列。

Verano 专为云端和 AI 计算工作负载而设计，预计将基于 EPYC 平台构建，并融入包括 LPDDR 在内的先进内存创新技术，旨在为日益受到功耗限制的工作负载和应用提供所需的 CPU 性能、带宽和能源效率。

整体而言，AMD 与台积电的合作涵盖了扩展现代数据中心计算所需的核心技术——从用于下一代 CPU 的台积电 2 纳米工艺，到包括台积电 SoIC-X 和 CoWoS-L 在内的先进封装技术，双方的纽带正变得前所未有的牢固。

---

原文：AMD deepens Taiwan supply chain ties with US$10B-plus push