英伟达被曝暂时放弃台积电COUPE方案，转投高塔半导体硅光子平台

近日，一则关于英伟达（NVIDIA）调整下一代光互连技术路线的消息引发半导体行业高度关注。据多家媒体报道，英伟达已决定暂时放弃采用台积电（TSMC）的紧凑型通用光子引擎（COUPE）共封装光学（CPO）方案，转而采用高塔半导体（Tower Semiconductor）的硅光子（SiPho）平台进行近封装光学（NPO）方案的开发。

技术瓶颈：台积电两项关键研发未达预期

据市场分析专栏Irrational Analysis在社交平台X上爆料，英伟达调整方案的核心原因在于台积电在两项关键技术上进展未达预期：

其一，氮化硅（SiN）工艺推进缓慢。台积电在氮化硅工艺开发套件（PDK）上的进度未能满足英伟达的要求。COUPE平台采用光子集成电路（PIC）与电子集成电路（EIC）通过SoIC-X混合键合工艺堆叠的3D封装架构，其中PIC基于65nm等效氮化硅工艺制造，负责光信号的传输与处理。该氮化硅波导层的性能在量产中未能达到英伟达下一代光互连部署所需的光损耗目标。

其二，二维光栅耦合器开发未达预期。该关键光学元件的开发进度同样落后于英伟达的时间表。

值得注意的是，就在2026年4月的ISSCC会议上，英伟达还曾展示基于COUPE的光引擎已可支持200G-per-lane PAM4信令；到6月，基于COUPE平台的Spectrum-X CPO交换机据报已实现量产。英伟达此前还分别向Coherent和Lumentum承诺了20亿美元的激光器采购订单。此次调整主要影响的是下一代更高规格的产品，而非已量产的产品线。

路线调整：从“Plan A”到“Plan B”

两套方案在技术路径上存在显著差异：

Irrational Analysis指出，CPO和NPO概念虽然相似，但NPO存在两个主要代价：一是通道密度较低，需要更多波长；二是功耗效率较差。分析认为，就CPO系统而言，最佳数据传输速率约在32G至64G NRZ之间——速度太慢会导致热调谐器功耗急剧增加，速度太快则激光功耗和SerDes功耗都会大幅上升。

市场反应：法人呼吁不宜过度解读

该消息传出后引发市场波动。不过，截至目前，台积电与英伟达均未对此进行官方证实。台湾本土法人指出，相关消息仅来自匿名分析师在社群平台的发布，目前仍不宜过度解读。

法人分析认为，CPO仍面临晶片整合、光纤对准、测试时间及后续维护等技术挑战，云服务供应商（Google、Amazon、Meta等）现阶段皆倾向先导入NPO方案。台积电目前聚焦技术门槛更高的CPO完整封装方案，短期由NPO作为过渡方案本就是市场合理预期，并不代表CPO发展方向出现改变。

从长期来看，光通訊技术仍将朝着CPO架构发展。台积电在光子集成电路（PIC）产能上的规划依然激进——预计月产能将从目前的500片，在三年内扩容逾30倍，于2028年达到至少2.5万片的规模。

英伟达与高塔早有合作基础

英伟达与高塔半导体的合作并非突如其来。早在2026年2月，高塔就宣布与英伟达合作，通过高性能硅光子技术支持面向下一代AI基础设施的1.6T数据中心光模块。高塔的硅光子平台相较原有方案，数据传输速率最高可提升一倍。更值得注意的是，高塔透露已与公司最大的硅光客户签订2027年硅光晶圆长期协议，订单金额高达13亿美元。市场普遍认为这一“最大硅光客户”正是英伟达。

业内人士表示，长期关注该领域的市场参与者实际上早在六个月前便已获悉这一调整。

此次传闻反映了AI芯片巨头在下一代光互连技术路线上的审慎权衡。分析人士指出，在追求极致算力密度的竞赛中，光互连技术被视为突破摩尔定律瓶颈的关键。无论短期路线如何调整，光互连技术作为解决AI数据中心能耗与传输瓶颈的必由之路，其战略地位已不可动摇。市场后续将聚焦台积电7月16日法说会，关注管理层对先进封装及光电整合布局的最新展望。

申请加入促进会 入驻微纳视界

点击此处了解更多