三方联手突破50纳米节点：ASML、台积电与imec实现二维材料晶体管300毫米晶圆集成

本周，在2026年IEEE/JSAP超大规模集成电路技术与电路研讨会（IEEE/JSAP Symposium on VLSI Technology and Circuits）上，全球领先的半导体研发创新中心imec联合光刻解决方案供应商ASML与晶圆代工龙头台积电，共同发布了一套全新的300毫米晶圆集成方案，用于制备基于二维过渡金属硫族化合物（TMD）材料的N型和P型场效应晶体管（FET）。这是全球首次在300毫米晶圆上成功演示具备50纳米多晶硅接触节距（Contacted Poly Pitch, CPP）的微缩型N型和P型二维材料晶体管。

技术突破：从实验室到晶圆厂的跨越

二维过渡金属硫族化合物（TMDs），如二硫化钼（MoS₂）、二硫化钨（WS₂）和二硒化钨（WSe₂），长期以来被视为延续和拓展逻辑芯片微缩技术路线图的关键候选材料。这类原子级厚度的导电沟道材料在替代硅后，即便在栅极与沟道尺寸极致微缩的条件下，仍能保持出色的沟道静电控制能力与可观的载流子迁移率。然而，从实验室走向量产的道路此前一直面临重大障碍——行业缺少一套能够在300毫米晶圆上以符合量产尺寸规格制备TMD N/P晶体管、同时保留实验室级器件性能的完整集成工艺。

如今，这一瓶颈已被三方联合攻克。该方案兼容后段制程、具备可规模化量产能力，实现了三大核心突破：

核心成果一：全球首次实现50纳米CPP微缩

三方首次成功制备出具备50纳米多晶硅接触节距的微缩型N型FET（以MoS₂为沟道材料）与P型FET（以WS₂或WSe₂为沟道材料）。imec计算与存储器件技术研发副总裁Gouri Sankar Kar指出：“基于二维TMD材料的晶体管通常针对小沟道长度进行优化。然而，为了尽可能降低接触电阻，它们通常需要较大的接触面积，这阻碍了尺寸的进一步缩小。我们首次实现了50纳米的CPP——该指标由栅极长度和源漏接触长度共同决定——且未影响二维N型和P型FET的性能。”

核心成果二：零栅压下的极低关断电流

电学测试结果表明，两种极性的晶体管在栅极电压（Vg）设置为0V时均能实现关断，表现出极低的关断电流（Ioff）。这种理想行为得益于创新的“反向”薄膜晶体管制造流程。

核心成果三：P型FET性能接近实验室纪录

采用WSe₂沟道的P型FET性能已接近实验室器件的最高纪录，这解决了TMD晶体管长期面临的一项关键挑战。整体而言，该CMOS-like集成方案的晶体管工作率高达94%（即Imax/Imin > 10⁵），证明了在同一300毫米晶圆上集成N型和P型FET的方案具备良好的鲁棒性和稳定性。

关键技术：单次曝光EUV光刻与反向TFT制造流程

实现这一突破的两项关键技术尤为值得关注。其一，单次曝光EUV光刻技术在与ASML的紧密协作下得到优化，成为实现50纳米CPP微缩的核心推手。ASML方面进一步透露，其制造的TMD晶体管沟道长度可低至28纳米，这一尺寸与最先进的工艺节点相匹配。50纳米的CPP值被业界视为二维晶体管从实验室迈向大规模量产的关键阈值。

其二，imec采用了创新的“反向”薄膜晶体管制造流程。与传统的二维材料晶体管架构不同，新方案采用底部接触和重叠沉积栅极的结构——先将TMD沟道材料转移到预先图案化的钨填充沟槽上，这些沟槽即作为晶体管的接触电极。imec表示，所提出的工艺流程同样适用于MoS₂、WS₂和WSe₂之外的其他二维沟道材料。

应用前景与行业意义

该成果标志着基于二维材料的晶体管从实验室向工业化晶圆厂转化迈出了关键一步。这类器件被寄望于多个重要应用场景：极致微缩逻辑芯片、后段制程（Back-End-of-Line）以及晶圆背面集成等领域。此次成功不仅验证了二维材料晶体管在工业级尺寸下的可行性，也为超越2纳米节点的超微缩逻辑芯片铺平了道路。

imec、ASML与台积电的此次联手，展现了从材料研究、光刻设备到晶圆制造全产业链协同创新的力量。随着二维材料晶体管在300毫米晶圆上实现50纳米节距的突破，半导体行业距离“后硅时代”又近了一步。